Operator DFTxData

Operator Library: Hardware Platform

このオペレーターは、QSFP28ファイバーポートを介した論理データ伝送リンクを表します。選択されたポート内の指定されたファイバーレーンをI入力リンク上で使用して、別のフレームグラバーにデータを送信します。RX PHYのステータスは、LinkUp出力リンクに提供されます。

DFTxDataオペレーターは、AppletPropertiesオペレーターのFiberProtocol0およびFiberProtocol1パラメータがDataForwardingに設定されている場合にのみ使用できます。AppletPropertiesオペレーターのFiberProtocol0およびFiberProtocol1パラメータがCoFに設定されている場合、デザインルールチェック(DRC)によってエラーメッセージが出力され、DFTxDataオペレーターの使用がブロックされます。

このオペレーターは、データ伝送にQSFP28ポート内の1~4個のレーンを使用できます。この柔軟性により、さまざまなシナリオに合わせてポートの使用を最適化できます。その結果、1つのQSFP28ポートを複数のDFTxDataオペレーターで次の構成で共有できます。

  • 1 x4 オペレーター

  • 2 x2 オペレーター

  • 1 x2 オペレーターおよび 2 x1 オペレーター

  • 1 x3 オペレーターおよび 1 x1 オペレーター

  • 4 x1 オペレーター

QSFP28ファイバーポートは、4つのレーンに分割された合計100 Gbit/sの帯域幅を提供します。各レーンは25 Gbit/sで動作します。構成に応じて、オペレーターは次の速度で動作します。

  • x4 レーン: 100 Gbit/s

  • x3 レーン: 75 Gbit/s

  • x2 レーン: 50 Gbit/s

  • x1 レーン: 25 Gbit/s

このオペレーターは、割り当てられたレーンを競合なくDFTxMetaオペレーターと共有できます。ただし、複数のDFTxDataオペレーター間でのレーンの共有は許可されていません。

DFTxDataオペレーターは特殊なプロトコルを必要としません。これは、2つのフレームグラバー間(DFTxData [ソース、FG 1]とDFRxData [シンク、FG 2])の論理リンクのエンドポイントとして機能します。QSFP28ポートやレーン構成を含め、リンク設定は両側で同一である必要があります。さらに、VisualAppletsリンクプロトコルは両端で一致している必要があります。これは、VALT_IMAGE2DまたはVALT_IMAGE1Dのいずれかです。

DFTxDataオペレーターでのデータ伝送は、受信パイプラインが一時停止しているときにオペレーターによって一時停止できます。一時停止中、データが失われることはありません。一時停止信号が送信側に伝播し、送信機が送信を停止し、オペレーターが入力Iに対してインヒビットを発行します。ブロックしているオペレーターがDFRxDataリンクのインヒビットを解除すると、伝送が正常に再開されます。DFTxDataと同じレーンでDFTxMetaオペレーターを介してメタデータが伝送される場合、メタデータ転送の優先度が高いため、データ伝送は一時停止します。

データパイプラインには、一時的な一時停止を処理するためのバッファが含まれています。

  • RX 側: 送信を停止せずに短い受信ブロックを吸収するための大容量バッファ(1024エントリ)。

  • TX 側: 送信を中断せずに短いメタデータ送信を処理するための小容量バッファ(64エントリ)。

伝送は内部で390.625 MHzで動作します。VisualAppletsのFPGAクロックが高く設定されている場合、DFTxDataオペレーターのクロックドメインクロスバッファがいっぱいになり、入力(I)が新しいデータの受け入れを一時的に停止します。

データフォワーディングの詳細については、'Data Forwarding with imaFlex 2 Dual 100 Frame Grabbers'を参照してください。

Available for Hardware Platform
imaFlex 2 Dual 100

リソース

オペレーターは、FiberConnection パラメーターの設定を FPGA Device Resources ダイアログに読み取り専用パラメーターとしてミラーリングします。Analysis メニューから FPGA Device Resources ダイアログを開くと、FPGA デバイスリソースを確認できます。デバイスリソースは読み取り専用です。

FPGA デバイス リソース

図429:FPGAデバイスリソース


割り当てられたポートに応じて、リソースのタイプはPort[0] DF TX Data Lane またはPort[1] DF TX Data Laneになり、インデックスの範囲は0から3です。オペレーターによって割り当てられるレーンの数は、その構成によって異なります。

  • x4: QSFP28ポートの4つのレーンすべてを使用します

  • x3: 3つのレーンを使用します

  • x2: 2つのレーンを使用します

  • x1: 1つのレーンを使用します

I/O Property

Property 値
オペレータータイプ M
Input Link I、画像データ入力
Output Link LinkUp、リンクステータスを示します

サポートされているリンクフォーマット

Link Parameter Input Link I 出力リンク LinkUp
Bit Width 64 1
Arithmetic unsigned unsigned
Parallelism 1、2、3、または 41 1
Kernel Columns 1 1
Kernel Rows 1 1
Img Protocol {VALT_IMAGE2D, VALT_LINE1D} {VALT_SIGNAL}
Color Format VAF_GRAY VAF_GRAY
Color Flavor FL_NONE FL_NONE
Max. Img Width 任意(デフォルト: 16777216) このパラメーターは動作中は無視されます。
Max. Img Height 任意(デフォルト: 16777216) このパラメーターは動作中は無視されます。

1

Parallelism は FiberConnection パラメーターによって決定されます。これは、 使用中のファイバーレーンの数に等しくなります。

パラメーター

FiberConnection
タイプ 静的書き込みパラメータ
Default port_0_lane_0_1_2_3
範囲 {port_0_lane_0_1_2_3, port_0_lane_0_1_2, port_0_lane_0_1, port_0_lane_2_3, port_0_lane_0, port_0_lane_1, port_0_lane_2, port_0_lane_3, port_1_lane_0_1_2_3, port_1_lane_0_1_2, port_1_lane_0_1, port_1_lane_2_3, port_1_lane_0, port_1_lane_1, port_1_lane_2, port_1_lane_3}

このパラメータは、データを送信するためにDFTxDataオペレーターが使用するQSFP28ファイバーポートとレーンを指定します。

選択された QSFP28 ポートは、そのポートの AppletProperties オペレータ内の FiberProtocol パラメータが CoF ではなく DataForwarding に設定されている場合にのみ使用できます。

FiberProtocolがCoFに設定されており、DFTxDataオペレーターがそのファイバーポートへのマッピングを試みた場合、デザインルールチェック(DRC)によってエラーメッセージが生成されます。この場合、FiberConnectionパラメータは競合状態(赤色)としてマークされ、そこにカーソルを合わせると競合を説明するクイックチップヘルプメッセージが表示されます。

同じレーン上の同じハードウェアQSFP28ポートを使用できるDFTxDataオペレーターは1つのみです。複数のオペレーター間のマッピングは、デザイン全体で一意である必要があります。

使用例

オペレーターDFTxDataの使用法を以下の例に示します。